ENC-310B is the clocking source for TCV-100A digital IF board. This board is carefully designed to guarantee a low jitter and low phase-noise clocking for ADC IF sampling. LVCO-SE20A is been used with a AD9518 on this board, the test result will come soon. The block diagram and the photo are as the figure 1 and 2.

Figure 1. Block diagram of the clocking module

Figure 2. Photo of PC board

An oscillator with outstanding phase noise performance is significantly to implement a low jitter ADC sampling clock, this is especially essential for ADC working at the 2nd or the 3rd Nyquist zone.
    Within the spectrum analyzer project, preliminarily I set AD6655’s sample rate at 125Msps, while the IF frequency is 95MHz with 25MHz bandwidth. I will use a 2GHz VCO with AD9518 to generate a phase-locked 500MHz LVPECL to AD6655, and then AD6655 will divide the 500MHz down by 4x to 125MHz.
    I spent some days on designing the VCO. With some tricks on the tank circuit, I made the phase-noise@100kHz as low as -126dBc/Hz. I set the VCO’s part number as LVCO-SE20A (1920MHz ~ 2005MHz). After the simulation with ADISimCLK, the broadband jitter of the clock source will be no more than 240fs. I’d admit most CRO can be much better than LVCO-SE20A, for example, ZCOMM’s CRO2000B has the phase-noise@100kHz of -140dBc/Hz, which is much lower. But most CRO is only for fixed frequency usage, the CRO2000B has only 20MHz usable bandwidth while wider bandwidth is very important when we need to tune the decode rate for odd number symbol rate of digital modulation.

Phase noise plot / LVCO-SE20A / 2GHz

Mod-sense plot / LVCO-SE20A

LVCO-5513B without shield cap

I can hardly believe I am a quite skilled photographer. Last weekend, I took some photos of recently made boards with my lovely SONY H5. Or I can say: H5 is quite appropriate with PC board photo works.
    After a few pre-works, I get my spectrum analyzer project started. With the contrast to amateur or kitchen made ragged pieces, I wanna the analyzer to accurate and professional. So, surely the plan will cost me a lot of time and fund budget, but it will be affordable to me if I set the project as long term with tough foot-steps.
    TCV-100A is the IF transceiver board, with AD9957 (DAC with DUC), AD6655 (ADC with a simple DDC) and EP2C50F672C8N as the DSP core. Be calm to wait the detailed block diagram, it takes my precious time to draw one. AD6655 is one of the most innovative product I have ever seen, with its 125Msps sample rate and the integrated FIR filter, it is possible to provide a 30MHz with linear-phase digitalized IF bandwidth. Previously, we need to use an export restricted ADC with expensive Stratix FPGA to do the same work. TCV-100A will be used in my spectrum analyzer project, as the digital RBW, Detector and FFT. Also I have confidence to implement DPX effect which is generally used in Tektronix RTSAs.
    Since the hardware of the digital part is almost finished, now I have a pretty headache for the AFE, or I can call it: a precisely wideband down-converter. The structure and the freq-band budget is still been conceiving now, perhaps the schematic won’t be decided until the last moment. I did some work on the local oscillators, with octave bandwidth and low phase noise.
    Just take some time to watch me, if you are interested in spectrum analyzers and RF receivers.

　　一转眼一年过去了，才发现自己已经好久没有照顾这篇Blog了。这一年，自己由学生突然变成了上班族：开始的不习惯慢慢变成了新的自我。貌似我成了很容易改变的人，事实上是社会的压力已经让我有点儿喘不过气来了。
    首先谈谈ADF4360，似乎很多网友对我那几篇有关4360的文章情有独钟，问了我很多问题，对我表示了很多赞叹。现在再去看那篇文章，其实有很多错误，甚至对大家产生了误导，实在是让我很不好意思，所以订正如下：1）ADF4360是ADI的一款非常经典的产品，用低廉的芯片技术实现VCO和PLL的结合，并有多种频段供选择；2）这一切并不意味着ADF4360适合高端应用，它的相噪水平非常的高，对于测试测量已经“发烧应用”而言，还有一定距离；3）当然是一款适合初学者入门的PLL，不过忠告初学者们，Datasheet和AN上有的解释的问题我一律不回答，你不懂英文不是我的错；4）IFLO-xx是一个非常失败的杰作，尽管板子画得还可以，但是由于使用ADF4360作为倍频时钟源使得DDS驱动PLL的时钟本身相噪就已经很差了，后面的事情我就不想提了；5）ADF4360本身就不是针对宽带扫频设计的，所以我不该拿它和宽带VCO比较，这让我感到很不好意思；6）如果你的无线产品对成本敏感，那么我强烈推荐ADF4360，因为必有一款适合你。到此为止我算是安了一部分心了，如果还有不周之处请多多批评~~
    当然我现在已经没有继续研究ADF4360了，在Sirenza（如今已是RFMD的朝代）的这些日子我已经用了相当多的时间去深刻理解VCO和PLL的设计，而E5052这样的仪器也让我看到了以前不曾理解的现象等等。但是事情做多了之后只能激起自己的反感，因此在“课余”的时候我还是喜欢把精力花在自己爱好上面。
    我现在的理想就是做一个“超强”的软件无线电接收机，能够收发从1MHz~10GHz各个频带的各种调制方式的信号。这个spec可能听起来让人头皮发麻，不过过程才是我所期待的。现在我已经熟悉了AD6655和AD9957这两个用于数字中频的关键器件，并且也制作了基于这两个东东的中频板。另外诸如AD9910和AD9912这样全新的高速低噪音DDS也让我的设计有了更多的可能。而对于AFE，低噪放的设计和宽带本振也正on its way。经过这一年，我已经可以轻易的设计出低噪音的1~2GHz VCO，现在还差谐波混频技术没有解决了。对此尽请期待我以后的post。

    说起来，还真有点儿对不起观众，因为这个Blog好久没有被更新了。不过说真的，这几个月发生的事情也太多了。先是一过完年，3月2日，就到上海参加某S公司的射频工程师的面试，过年7天准备的PPT让我说了整整一上午，面试我的三个人问了超多的问题，让我目不暇接。中午填了一张表，吃了一顿饭，走人。这里说得轻巧，其实我当时的心情是忐忑不安的，毕竟自己被莫名其妙的拒绝过了一次，天知道会不会又像上次那样没了下文。在上海呆了两天后，又到了另外一家做手机的公司面试，搞了整整一个下午，面试的大哥对我十分不放心，生怕我过了几个月就闪人~~~直到现在这家手机公司都没有和我联系。次日，匆匆飞回武汉。

    3月8日回到家，我就紧张起来---本大爷的毕业论文到那个时候还一个字没动，而论文的最后提交期限是3月10日！是不是很疯狂，索性我在以前做实验的时候留有大量的报告，当时的工作只是把这些报告组织起来，否则可能到现在我都没有毕业。当时，我的导师帮了我很大的忙，为我修改论文，把我七拼八凑的文章改了好多。最后，我的论文还算比较体面的交上去了。不过拖了整整六天。后来的日子，我一直忙着准备答辩，生怕出了差错。因为我们所答辩的成绩决定了能否拿到学位，而且年年卡得严。

    到了4月初，S公司美国那边打来电话，通知我4月15日有一个Conference Call的面试，所以我本来就比较忙的情况下，又要练习长达三年没有开口的英语口语，真实晕倒啊~~ 到了15日，我早上6点就起床了，到了6点半，电话响，那边一开口就是一句：Hello~~~（毕竟第一次，俺有点儿不习惯的说）叽里呱啦说了半个小时，我自己都不知道说了些什么，到最后的时候，我问那个老外什么时候来上海On Site，他怒了，大声说道：I am not sure~~~这个问题，他已经电话里回答了三遍了。我汗。

    4月26日毕业答辩，偏偏在这个时候S公司的头头通知我4月24日下午On Site，暴汗，马上了买了往返机票，24日去，次日返回。24日上午我先到研究所请了个假，中午1点坐飞机到了浦东（飞机无耻地晚点了2个小时），可是S公司在闵行，外加上那个交通堵得慌，我3点半钟才到公司---整整晚了半个小时，I am very sorry~~~。一进会议室，S公司研发的头头，分区的头头，还有几个头头都等在里面，他们也等得无聊了，所以见到我来了，貌似反倒感到有点兴奋。然后我又开始用蹩脚的英语讲我过去几年的所作所为<:->一晃三个小时过去了，他们下班我也找了个旅馆歇着了。第二天一回到家，我就开始准备答辩的PPT。我都有点儿抓狂了。

    26日答辩，说了整整半个上午，中午学院的头头脑脑闭门开会半个多小时，我没敢吃中饭，在外面等着。结果是，初步评定通过，并建议评为优秀。哈哈哈，我见好就收了~~~

    5月8日，国庆节刚过，S公司发来Offer。此时本人暗暗发誓：以后生是S公司的人，死是S公司的死人~~

    5月10日和我爸爸一起到上海，我和爸爸一起先租房，然后买了一些简单的日用品和电器，就这样过起了我简陋的上海生活。14日到了公司，找HR报道，让后上岗培训，然后在研究室就找了坑子蹲下了。

    进了公司后，我的时间就没有以前自由了，每天随叫随到，忙来忙去，碌碌无为。所以我就这样歇了三个月一直到现在。不过我不用计考勤，实在家里有事只要请假就没有问题，不会扣薪水，当然我自己也得自律了。无聊了这几个月，手真的有点儿痒，现在就等凑点儿钱做点儿东西出来。

    就这样，我这段时间没有写Blog：2月~3月是因为春节+找工作；4月因为毕业答辩+面试；国庆节是因为我懒得写；5月到现在是因为我碌碌无为才没有写的；以前我爱写是因为做了一些东西想和列位讨论一下；现在写本篇是因为实在不好意思怕MSN把我删了，所以出来冒个泡。

    今后的打算：继续研究无线通信测试测量设备，仍然还是射频前端+数字中频两不误的模式。过几天再谈吧，锅里鸡蛋熟了，看在上帝的份上，我要去吃了。

    To 某某人：我不打算继续写总集篇了，因为同事说人快挂掉的时候才写总集篇，我听了好怕怕，毕竟阿拉还年轻，不想早挂~~~

    强烈推荐Windows Live Writer，界面制作得非常不错~~

    好消息一则：据称，中美的海底光缆到目前为止已经完全恢复正常运行！今天有一种扬眉吐气的感觉，因为已经好久不能访问的一些重要的网站现在终于可以打开了，比如我现在又可以在这里写Blog了。孔子和耶稣都说过：「网络无限美」。  

    今天和列位交流一下fdatool和FIR MegaCore的一个使用技巧的问题（和这些软件有关的基本概念不在此赘述）。首先fdatool是Matlab自带的一个数字滤波器的设计分析软件，里面提供了丰富的参数供调整（具体的参阅Matlab的教材），大大降低了数字滤波器的设计难度，同时又可以设计出高质量的滤波器。fdatool虽然不是最好的滤波器设计软件，但是在Matlab响亮的名号下，得到了广泛的使用。FIR Megacore是Altera针对其主流FPGA推出的一款商业化的数字滤波器设计软件，可以直接生成HDL代码（可综合的，但是加密了），同时其结构针对Altera自己的FPGA做了各种各样的优化。尽管fdatool也可以生成可综合的HDL代码，但是没有针对FPGA的M4K、DSP Block做出相应的优化，所以性能和FIR Megacore生成的FIR滤波器有相当的差距。然而，FIR Megacore的滤波器设计工具相当的简单，只提供了窗函数法，用户只能定义有限的几个参数。而其他的设计方法，比如矩形系数更好的等纹波法则只能在fdatool里面找到。 所幸的是，FIR Megacore提供了滤波器的Coefficients导入的选项，可以使用第三方工具生成的Coefficients。这使得我们能够用FIR Megacore来实现fdatool生成的滤波器。简要流程如下：

Step-1：在Matlab的命令行上输入：fdatool，启动Filter Design & Analyze Tool；

Step-2：Filter Design & Analyze Tool（fdatool）的主界面；

Step-3：基于等纹波法设计一个FIR滤波器；

Step-4：这个滤波器的幅频特性；

Step-5：在fdatool主界面的File菜单中选取Export...

Step-6：在Export的对话框中，Export To选择Coefficient File(ASCII)，Format选择Decimal；

Step-7：修改导出的fcf文件，把那些废话删掉（非常重要）；

Step-8：调用Altera FIR Megacore的，点击Parameters按钮；

 Step-9：在主界面中，我们可以看到一个默认的低通滤波器，不要管它，直接点击坐标图上面的那个Edit Coefficient Set按钮；

Step-10：在Coefficients Generator Dialog窗口中，直接选取Imported Coeff Set，并输入刚才在Matlab中生成的fcf文件（再次强调把文件头尾的那些%打头的废话删掉）。搞定了，之后再按照需求做其他的设定和仿真就可以了。

    今天突然想起10月份曾经有个朋友委托我给她找几本电子设计的基础书籍，而我却一直没有办，实在是感到自己太差劲了（毕竟人家是PPMM嘛！我连打三个喷嚏，明天要跑跑书店了啊）。
    晚上和一个HR公司的人聊了聊天：尽管我总是在忙，但是每次和别人聊天我总是能获得不少有用的信息。这一次，人家好心主动和我联系，给我提供了不少建议，回想了一下：其实在当时应聘NI的时候犯了不少忌讳。唉！咱是个粗人，长了一张毒嘴，在应聘的时候总是不知不觉地语出伤人啊！没办法，现在只能打两下了。希望有一天，我说话能够像绵羊一样。以后谦虚点儿~~以后谦虚点儿~~（念念有词）
    进入正题，昨天抽空拍了一段DV，介绍了一下焊接TQFP片子的过程。今天太多事情要忙了，我先洗了睡。过两天再好好写写！

    作为一个电子工程师，熟练掌握元器件的焊接技巧，对产品的开发速度和开发质量的提升无疑是有非常大的帮助的。就像一个作家，从事的是创作工作而不是写字，但是如果一个作家不会写字，其尴尬程度可想而知。现在让我简单介绍一下焊接的工具和方法：

首先是烙铁头：往往市面上出售的调温烙铁带一个很尖的烙铁头，给人一种很锐利的感觉，似乎可以带来精细的焊接效果。其实我经过一段时间使用后发现这种头子由于太尖，导致与焊点接触面十分的小，以至于不能让焊点充分受热，使得焊接十分吃力。此时，如果由于焊接吃力导致焊接时间过长，可能还会造成焊盘脱落等情况的出现。最后我选择了这种扁平的烙铁头，可以注意到照片中这个烙铁头的左边的部分比较尖，但又不过于尖，可以在处理小焊点的时候用；其余的部分，则比较平，比较钝，适合对芯片进行拖焊。可以说一举两得。另外，烙铁头一定要保养好，要让它长期略带一点儿锡：这样可以保证它在焊接的时候能沾锡。而如果为了图方便让烙铁头整天干烧，或者在不必要的时候把温度调得很高，都会让烙铁头氧化。而氧化后的烙铁头是不沾锡的，焊接会变得很吃力；而且氧化后的烙铁头还会在焊接的时候把氧化物留在焊接处，造成隐患。

焊锡丝：我比较喜欢使用0.3mm的焊锡丝，因为这种焊锡丝相对0.5mm的焊锡更加的细。在焊接那些引脚高密度的芯片，或者0603、0402的无源器件的时候，则样的焊锡更容易控制给锡的量，使得焊点更容易做到精细。图中，我手上拿的靠上的是0.5mm焊锡丝，靠下的是0.3mm焊锡（稍微仔细看）。
松香水、石棉片、吸锡的铜线：松香水一般需要自己配制，一般是将买回来得松香研磨成细小的粉末，然后溶解于无水酒精中（一定要无水酒精），当溶液变得很明显的黄色的时候，就OK了。石棉片具体叫什么我也说不清，因为卖那个东西的老板也没有搞清楚。刚买回来的时候，是一种奶黄色的，又薄又硬的小圆片，往水里一浸就迅速变厚变软。这样，在烙铁头上沾了很多锡时，可以用它擦干净，同时冷却烙铁头防止其氧化。goot提供了一种吸锡的铜线（一般十元一小卷）在清理沾了很多锡的焊盘时非常有用。

    最近做了一块Analog Devices的AD9779BSV评估板，打上了一个AD的标志，一来为了美观，而来为了感谢AD提供样片。AD9779采用了Thermal Enhanced-TQFP封装，100引脚，引脚间距是0.5mm。由于AD9779工作在1GHz的样本率下，并且内部包含了8x的插值滤波器以及一些信号处理的功能，在这样的情况下，尽管AD9779的核心电压为1.8V（而不是AD9858的3.3V，烫死了），但是在全速工作时依然会有很大的散热，所以AD9779采用了Thermal Enhanced封装，在芯片的底部增加了一块大面积的接地焊盘。关于这个焊盘如何焊接，本人以后再做介绍，现在先介绍一下QFP封装芯片的焊接手法。
    首先，在芯片一角的一个焊盘（比如pin-1的焊盘）上点上一点儿锡后，再把芯片放上去，大致对位对准后，将这个引脚焊上。然后在放大镜的帮助下，仔细检查芯片的对位情况，根据需要使用烙铁熔掉刚才的那个焊点，调整芯片的位置。这个工作一般不会重复超过一次，但如果你手比较容易抖，那这就不是一件容易的事情了。

    当你确定芯片的位置准确无误，并且每一个引脚都按原样没有歪斜的话，便可以把芯片四个角上的焊盘都焊上，将芯片固定。这个时候要注意尽量不要让烙铁头碰到芯片的引脚，以免芯片被再次碰歪。

    然后将少许松香水均匀的涂在焊盘上：松香水主要起到助焊剂的作用，并且其中包含的酒精在焊接过程中可以冷却焊盘，防止焊盘脱落。然后便可以开始焊接。（点击下面的图片进入播放器，清晰版的）（速度挺慢的，耐心等等吧！）

    焊接的整个过程必须非常迅速（整个过程不超过80秒，不要集中在一个位置焊接。由于拍摄的缘故，我的动作还是慢了一点儿），首先芯片可能因长期受焊接热量而损坏，其次焊盘长期受热会出现脱落的情况。拖焊时，使力要均匀，小心不要把引脚碰歪（后果非常严重的）。

     焊接结束后，用无水酒精将残留的锡渣和松香洗去即可。今天就介绍到这里，希望能给大家带来帮助。